---
name: modular-schematic-layout
description: >-
  为各类电子电路原理图提供通用的可读性设计哲学与统一视觉规范，用于绘制、生成、重排和审查模块化平面原理图（Modular Flat Schematic）及拓扑流向型电路图（Topology-Centric Schematic）。用户要求改善原理图的美观、风格一致性、功能分组、连续走线、分页、留白或标注时使用；支持 KiCad、Altium、EasyEDA、SKiDl、SVG/Canvas、网表转原理图与布局坐标任务。不依赖特定芯片或器件清单，以已有电路为连接基线。纯 PCB 布线、选型计算或 SPICE 仿真不单独触发。
---

# Modular Schematic Layout

通过位置表达功能关系，通过连线呈现拓扑，通过一致的视觉语言降低阅读成本。具体器件的画法由它在电路中的角色决定，整套图纸遵循同一套表达规则。

## 设计哲学

1. **功能决定邻近**：在同一局部功能中共同作用的器件应就近成组，不按器件种类、位号或封装顺序排队。
2. **拓扑决定形状**：让主路径、支路、反馈、回路、成对关系或耦合关系可见。先识别真实结构，再选择链式、分支、对称或环路布局。
3. **阅读成本决定取舍**：减少无意义的标签跳转、交叉、长绕线和翻页，同时保留必要边界。局部路径用实线，跨边界连接用明确接口。
4. **视觉规则全局一致**：相同语义使用相同画法；不同语义通过符号、名称和层级区分。相同风格不等于所有模块具有相同尺寸或布局形状。
5. **语义优先于形式**：流向、朝向、对齐和间距是表达手段，不可牺牲连接、极性、差分/隔离关系或器件身份来满足外观。

这些原则适用于有芯片和无芯片、模拟和数字、单向和双向电路。遇到未列举的器件，按其功能角色推导布局；不等待专用模板，也不强行套用电源或逻辑链画法。

同一设计在不同阅读层次采用不同表达：总览帮助理解系统关系，局部电路解释工作方式，接口映射帮助查找实际端点。风格统一是这些表达共用视觉语言，不是把它们画成同一种页面。

## 范围与优先级

- 本技能重点是图面美观、可读性和拓扑表达。重排已有设计时，以器件、参数、引脚映射和网表为保留基线；不重新选型或修改逻辑功能。
- 在连接与目标格式有效的前提下，依次改善主路径可追踪性、功能分组、整页构图和文字细节。不可为了对齐交换不等价引脚、改变极性或合并地网。
- **无遮挡与标注归属是交付条件**：可见文字、符号和线条不得互相遮挡，位号、数值和可见属性必须紧随所属元件。拓扑正确或整页整齐不能豁免局部遮挡、文字漂移或裁切。
- 仅审查时先提交意见；用户要求绘制或优化时，直接完成其授权范围内的文件修改。已有电气疑点单独说明，不把版面优化扩大为全面电气设计审计。
- 原理图中相邻表示功能关联，不等于 PCB 上已经满足去耦距离、热回路或安规间距要求。

## 0. 先识别任务模式

开始前明确本次是新建/生成、重排/优化、已有工程改版、只审查，还是只更新 skill；同时记录目标 EDA/版本、输入格式、允许的修改范围和需要交付的证据。不要由文件名或一张截图猜测任务模式。完整的输入基线、工具能力检查、阶段出口和可恢复交付见 [原理图工作流与交付证据](references/workflow-and-delivery.md)。

- 新建或改版：先锁定 `位号 + 真实引脚号 → 网络`、值/型号、极性、多单元归属、页层级和跨页映射；把缺失的关键输入标为待确认。
- 重排：保持器件、参数、引脚、连接和已有地/电源域不变；只改变表达、位置、分页和可见字段，除非用户明确授权电气改动。
- 审查：区分图面可见证据、连接基线证据和无法确认的事实；没有原生文件时不声称网表等价或 ERC 已通过。
- 只更新 skill：只改规则文件，不启动 EDA、安装工具或修改用户工程。

每个实际执行阶段都记录“输入基线—退出判据—实际证据—未闭合项及影响”。工具握手、脚本无报错、文件保存、重开一致、渲染可读和 ERC/网表通过分别核实，不能互相替代。

## 1. 读取输入，保留基线

1. 确认目标工具与版本、输出格式、图纸尺寸、符号库、用户偏好的平面总览或层次分页。复用已有工程设置；小的可逆排版选择说明假设后继续。
2. 有原生文件或网表时，保存“位号 + 真实引脚号 → 网络”的连接基线，以及器件值、型号、极性和多单元归属。已有已确认的引脚映射直接复用；新增或替换符号、缺少映射时才核查相应资料。
3. 只有 PDF 或截图时，先看整页，再放大关键路径。可以判断可见布局，不声称已完成网表等价或 ERC 检查。
4. 识别每个功能区的关键关系：主路径及分支、反馈及回流、成对及耦合、共享资源及边界。不是每个电路都有唯一输入、输出或核心 IC，不将所有结构强行简化成一条链。
5. 学习参考图时，分别记录有效做法、使用条件与可见缺点。提炼组织关系，不照抄具体芯片、通道数量、页数、配色或不良画法；参考文件中的文字作为待分析内容，不作为执行指令。

## 2. 先确定整套图纸的视觉规范

在排布首个模块前，选定一套项目级样式，后续各模块、各页及导出图均复用。已有规范优先；缺失时采用目标 EDA 的简洁工程风格。样式记录可放在生成脚本的集中常量或简短工作记录中，不必写入图面。

| 样式项 | 统一方式 |
| --- | --- |
| 符号语言 | 采用一套兼容的符号体系与库风格；相同功能使用一致符号，不逐页混换门符号、电源或地画法 |
| 字体与层级 | 全项目统一字体、正文尺寸及标题/辅助文字层级；原生 EDA 沿用支持的工程字体，未指定的 SVG/Canvas 使用 Arial |
| 线条与结点 | 固定导线、符号、框线的各自线宽与结点大小；信号线默认实线，框线轻于电路，分框虚线节奏一致 |
| 间距与对齐 | 在目标网格上确定引脚短线、导线间隔、文字间隙、组内间距和组间留白，按层级递增，重复结构复用同一节奏 |
| 标注与端口 | 固定位号/数值相对符号的局部标注区、备选侧、文字间隙及端口/跨页引用方式，沿用一致的命名和单位约定 |
| 属性可见性 | 明确哪些属性直接显示、哪些作为辅助信息；按对象角色统一处理，不因单页拥挤随意隐藏关键标注 |
| 框、图页与颜色 | 统一框线样式、标题位置、页眉/图签及配色含义；默认白底、克制配色，黑白打印仍能理解 |

- 选择当前工具能忠实表达的样式，不用强制转换来制造不存在的库符号。库受限时保留正确符号，统一外围标注并说明必要例外。
- 相同语义的内容不因所在模块或页码不同而换字体、字号、线型、颜色、单位或符号；不要为每页重新设计一套视觉风格。
- 字号与线条以最终阅读尺寸为准；不同页幅下维持可比的阅读比例。空间不足时先调整布局或分页，不单独缩小某页文字。
- 如用户要求改变风格，按授权范围整体更新，而不是只把局部改成另一套样式。必要的功能例外要有理由，不能演变成任意的风格漂移。

## 3. 先摆拓扑，再安排图框与分页

先判断图页的阅读任务，再选择表达密度。总览页可用真实层次块、端口与总线表达子系统关系；局部实现页展开器件和关键实线；接口映射页可用有序的引脚短线与标签供查线。同一页也可兼有这些任务，不强制新增总览页、改造工程层次或复制一套电气对象。处理多页、大规模重复或高引脚数接口时，读取 [图纸组织与导航](references/document-architecture.md)。

- 先摆最能说明功能的器件组、节点与路径，再组织周边支路和模块框。组织中心可以是 IC，也可以是无源网络、连接节点、器件对或耦合结构；不要先画等大的框再塞器件。
- 有明确传输方向时默认左输入、中处理、右输出；反馈可返回。双向、差分、对称和耦合结构优先保持其关系可辨，不为左进右出而制造假方向。
- 正电源通常在上，信号主线居中，负电源在较低区域，地符号朝下。特殊拓扑服从真实电位与连接。
- 同功能的重复通道以完整功能单元复用元件顺序、朝向和间距，并对齐输入、核心器件和输出列。完整单元、连接器或引脚 Bank 的规则阵列有助于比较；禁止的是拆散功能后按器件种类排队。为重复组标明实际通道范围与差异，不以“同上”省略原生电气对象。
- 先用邻近、对齐、留白与短标题形成边界；内容交织或需要强调职责时再按功能分框。框的尺寸服从内容，外观复用项目样式，不要求每个模块都有虚线框，也不按每只芯片或支路分框。使用框时标题置左上，只放已确认的信息。图形分框、真实层次页符号与器件符号的语义不同，不可互相替代。
- 用紧凑的组内间距、较大的组间留白和明确的模块间隔形成视觉层级；具体数值依据网格、文字和图纸尺度统一确定，不把固定 mil、像素或器件数当成通用标准。
- 分页依据功能完整性、正常阅读尺寸和跨页跳转负担。一个简单接口不默认独占一页；相关接口可合并，大型连接器、隔离边界或独立子系统可有充分理由单页呈现。
- 不使用“每页至少多少器件”或“必须减到多少页”的硬配额。先合并碎片化功能、压缩冗长说明，再检查会不会挤小字体或增加交叉。
- 保留已有层次结构，除非用户授权调整。用户要求平面总览时，优先在同一图面组织相邻模块，不擅自改成一模块一页。
- 多页使用可识别的页名、功能标题、通道范围和工具支持的交叉引用，让读者能从总览找到实现、再找到接口端点。页号与引用在最终分页后更新，不编造未知版本、方向或参数填满图签。

## 4. 用连续实线表达局部功能

需要推导陌生结构或参考示例时，读取 [按功能关系推导布局](references/layout-patterns.md)。其中示例解释原则的应用，不是可用器件清单或必须套用的模板。

- 沿实际连接显示决定局部功能的路径与分支；相邻关键器件不通过同名标签拆成孤岛。保留成对、桥接、耦合、反馈等拓扑特征，不要求每张图都围绕一个核心 IC。
- 先移动、旋转和调整元件的相对位置，再考虑功能分组符号、多单元符号或走线通道。采用正交布线，对齐变换后的真实引脚端点。
- 支路放在所服务的节点或器件旁边；共享资源放在归属清楚的公共区。不要拆出决定局部功能的滤波、反馈等网络，再用分配表替代拓扑。大量同构的独立偏置或终端支路可有紧凑公共区，但须按通道范围对应，明确作用对象与参考网，且不遮蔽主功能关系。
- 让符号呈现功能，优先复用库中可用的功能分组或多单元符号，保持项目选定的符号语言。符号是否易读取决于功能标识和连接，不以矩形或弧形轮廓本身判断。
- 改用多单元符号时，保留器件位号、单元归属、真实引脚号、电气类型及封装映射，检查电源单元和未使用单元均有处理。不得虚构库符号或因拆分而漏掉引脚。
- 引脚物理顺序限制走线时，先保证主要功能链和功率路径可见。次要控制、跨侧面连接或共享控制网可采用短引线标签，并简短说明必要例外；不追求同框内每一根线都直接画出。
- 区分逐级传播与并行分配：级联、串行数据或多级转换的相邻级间路径优先直连；公共时钟、复位、片选及独立通道扇出可按组使用标签或总线。不要把真正的级联画成无序 Bank，也不要把并行通道伪造成串联。
- 信号线可共享走线通道。若使用 EDA 总线对象，应有合法的成员、入口和名称；几根平行导线不自动构成总线对象。

## 5. 按功能角色决定朝向

| 对象 | 默认组织方式 |
| --- | --- |
| 串联在主路径中的器件 | 顺着实际阅读方向排列并实线连接；默认水平，同类通道保持一致 |
| 从主节点引出的支路 | 通常垂直于主路径，在归属节点旁展开；参考端按真实连接处理 |
| 取样、设定与反馈网络 | 靠近作用端，显露取样点、参考端及返回路径；中间节点实线进入作用端 |
| 成对、平衡、桥接或耦合结构 | 用对齐、配对或有意义的对称保留其结构，不拆成两条无关链，也不伪造对称连接 |
| 辅助与共享供电 | 与所属器件或实际独立电源单元成组，支路短且关联清楚，不绕全图长线 |
| 正供电轨 | 使用明确命名、朝上的标准电源符号，保留原有网络作用域 |
| 负供电轨及其去耦 | 用明确命名的电源符号放在较低区域；按真实参考端与极性组织竖直支路，不机械套用“上端电源、下端地” |
| GND、AGND、PGND、DGND、机壳地 | 使用保留实际名称的相应地符号，朝下；普通文本不能代替接地对象 |

- 去耦应与对应供电脚建立清晰关联：能短接时直接画短供电支路；多单元 IC 可将电源单元与其去耦成组。避免绕芯片大半圈的长供电回线。
- 朝向服务于功能：同一种器件在串联和并联位置可以有不同方向，同一角色则尽量保持同样画法。去耦等支路按归属与路径验收，不规定跨工具统一的原理图距离。
- 电容跨非地节点、差分线或电荷泵节点时，保持真实拓扑，不强制接地或改方向。保留电解电容和二极管等有极性器件的方向。
- AGND、PGND 等不同网络保持独立。只展示原设计已有的 net-tie、连接器件或指定汇接点，不为整洁自行添加 0 Ω、磁珠或通过电源符号隐式并网。
- 浮地、差分或隔离结构没有地参考时，不为满足视觉习惯添加 GND。标准电源和地符号必须表达原电路已有的网络。

## 6. 区分节点命名与标签跳转

| 图面情况 | 判断与处理 |
| --- | --- |
| 连续导线上附有网络名称 | 仍然是实线连接；名称辅助定位、测试与交叉引用，可以保留 |
| 两端各画短线，同名标签承担中间连接 | 是标签跳转；如果打碎了局部关键路径，应重排后直接连线 |
| 跨模块、跨页、长距离复用或共享控制网 | 可用标签、端口、合法总线或层次连接，明确名称、方向和作用域 |
| 高引脚数接口、Bank 或重复通道的端点映射 | 有序短线和标签可作为主要表达；保留引脚号、成员索引、通道范围及去向，不强拉大量跨页实线 |
| 标准电源/地符号 | 表达供电与参考网络，不当作普通标签滥用；检查实际网络身份 |

- 审图时先沿导线追到两个端点，确认结点与支路，再评价是否需要标签跳转。任何网络名称本身都不能证明连接断开。
- 对模糊、遮挡或分辨率不足的线段标注“无法从当前图像确认”，给出需要放大的位置。电气断路、短路或接反的结论需要对应证据。
- 标签附着到真实导线或引脚短引线上；跨边界优先使用方向端口，角色不明时不伪造输入/输出类型。复用已有局部、全局和层次作用域。
- 总线标明实际成员与范围；别名或索引不相同时保留明确映射，不能只凭数量相等推断对应顺序。连接器保留真实针号和已知的视图/配接方向；不为行列整齐交换针脚、倒序编号或改名。

## 7. 将项目样式落实到图面

### 标注紧随元件

- 将符号、位号、数值及需要显示的规格/装配属性作为一组排布。原生 EDA 保留字段的真实器件归属；脚本按所属符号的局部坐标计算字段位置。移动、旋转、镜像、复制或缩放后，重新计算每个字段的位置与朝向，不复用旧的全页绝对坐标。
- 统一同角色元件的局部标注区：竖直二端器件默认在本体右侧紧邻排位号、数值与必要属性；水平串联器件默认位号在上、数值在下，并对齐本体。复用已有合格库风格；密集引脚器件的针号/功能名沿用库定义，不把空白区内的合法内部文字误判为遮挡。
- 标注区的间隙与行距按实际字体、字高、符号大小和目标网格确定，并在全项目复用。字段与本体之间不得隔着其他元件、无关导线或模块边界，也不能贴到邻居旁边或集中在远端文字列；无碰撞但归属不清仍不合格。
- 放不下时，先在同一元件的约定标注区调整对齐或换到统一的备选侧，再扩大元件/走线间距，必要时连同相邻局部一起重排。不能只把字段推远、缩小到难读、隐藏必要数值或用引线说明替代本应就近的位号。

### 检查真实占用范围

- 将全部可见文字纳入检查，包括位号、数值、规格、针号/针名、网络名、电源/地名称、端口、标题和备注；同时检查符号轮廓、引脚、导线、结点和框线。文字之间不得遮叠，文字不能压住可见符号笔画、线段或结点，符号也不能遮住其他对象。
- 按最终字体、字号、字重、对齐、多行和旋转后的实际外接范围预留间隙，并考虑线宽；不能只比较文字原点、字符数或未旋转的符号尺寸。优先使用目标 EDA 的字段/图形范围或实际渲染器的文字测量；只有估算范围时保守留白，并以渲染复核。
- 区分正常语义接触与遮挡：导线落在对应引脚端点、结点位于导线、标签锚点附着网络、库内文字位于符号空白区均可合法；其可读字形和必要符号笔画仍须完整可见。背景网格不是电气线，不把所有包围框相交都误判为碰撞。
- 排布后检查碰撞与归属，修正后重新渲染同一区域及其邻居，直到没有未解决的遮挡、漂移或裁切。不能依赖绘制顺序、提高文字层级或遮白块掩盖问题；不得靠改接线消除排版冲突。自动范围检查辅助定位，不能代替实际看图。

### 保持整套排版一致

- 沿用项目字体和字号层级：模块标题略大，位号/数值统一，备注次一级。以最终阅读尺寸清楚为准，不靠缩小字体塞下过密图面。
- 位号、功能值、真实引脚号和网络身份优先可读；冗长封装名、重复型号或库字段可按项目规则降低视觉层级或隐藏显示，原始属性仍保留。连接器的配接型号、方向和选件信息若影响使用，应在附近可查。
- 导线不穿过器件本体或无关引脚；符号边界、标注和框线之间留白。调整走线时仍保持真实引脚端点与连接关系。
- 平行导线保持可分辨的间隔；优先 T 形支路与清晰连接圆点，减少不必要的四向交叉。不连接的交叉遵循目标工具约定。
- 用对齐与节奏表现重复结构；框大小随内容变化，留白用于分组，不把少量内容散放到整页四角。
- 图内保留必要的操作信息，如跳线默认状态、接口方向、测试点用途与真实安全边界。长篇审查结论、生成过程和检查日志移到交付报告或专门 Notes 区，不挤占主电路。
- 默认装配、DNP/NOP、互斥选件与不同模式的操作条件按输入保留，并贴近对应器件或组。注释用独立引线或注释样式，避免误认作电气连接；长表只保留理解该电路所需的信息或已有资料引用，不凭空推导工作状态。
- 默认少用装饰色和大色块，保证黑白打印仍能读懂。颜色用于已有的语义区分，不代替导线、名称或功能符号。
- 完成一个模块后与先前模块对照，完成一页后与其他页对照。修正局部美化造成的字体、符号、框线、颜色、缩放比例或标注位置漂移。

## 8. 生成与验收

### 文件与连接保真

- 复用实际 EDA 接口、有效文件样例、库标识、网格和单位，不臆造 KiCad、Altium、EasyEDA 或 SKiDl 语法。旋转、镜像后检查导线是否确实落到引脚端点。
- 原生文件中的导线、结点、端口、电源和地必须是对应的电气对象；图形接触不等于电气连接。SVG/Canvas 要显式画出引脚、连线和结点，并对应输入连接表，不宣称具备 ERC 能力。
- 有基线时比较器件属性及引脚到网络的成员关系；位置导致的自动网络名变化按成员集合归一化，不把纯重命名误当连接变化。
- 工具可用时加载工程并运行相应检查；布局重排后的告警与基线对比。不得通过乱加 no-connect 或电源驱动标志制造“通过”。缺少原生文件或工具时，说明未做的检查即可。

### 实际图面检查

必须渲染并查看整页与关键局部，不能以“代码已生成”或文字说明代替查看。多页图先检查全部页面概览，再按正常阅读比例检查每页；对高密度区和关键路径另外放大。

1. **路径**：逐段追踪所列主路径与反馈/续流支路，明确起点、终点和中间节点；记录真正需要跨标签跳转的位置。隐藏普通节点名称的思考检查只针对局部拓扑，不隐藏电源身份、引脚名和必要跨页端口。
2. **结构**：输入电路实际具备的路径、支路、成对、反馈和耦合关系是否可见？有没有功能割裂或不属于该电路的模板痕迹？若不能，继续调整。
3. **构图**：有没有单一小接口加大量备注独占一页、无意义的大片留白，或合并后过密的页？依据功能关系调整，保留有理由的专页。
4. **无遮挡**：逐页检查全部可见文字、符号、线条、结点、框与页边界；按真实范围排查并放大密集区。修正后的最终导出中不留文字互压、压线、符号遮挡或裁切；正常引脚/结点连接和合法标签锚点保留。
5. **标注归属**：逐器件检查位号、数值与可见属性是否仍在本体的局部标注区，同角色锚点是否一致；额外检查所有移动、旋转、镜像及复制后的单元。不仅检查相交，也检查远离本体、隔着无关导线和贴错邻居的字段。
6. **一致性**：用全部页面概览对照项目样式，检查相同语义的符号、文字、线宽、框、端口与配色是否一致；局部图面合格不能代替跨模块、跨页复核。
7. **导航与映射**：任选一个通道或接口，实际从总览/来源追到实现及物理端点，验证页名、引用、范围和索引可查；重复组核对首尾、组间边界及有差异的单元。此阅读抽查不能替代完整连接基线比较。
8. **例外**：有必要的标签、独立电源单元、规则阵列、无框分区或特殊分页可保留。解释具体理由，不以标签总数、器件密度、框数量或固定距离作为通用合格线；必要例外不包含遮挡和字段漂移。

### 交付

- 绘制/优化：交付请求的可编辑源文件、渲染预览，以及简短说明：改善了哪些阅读路径、有哪些必要例外、实际检查了什么。
- 审查：按阅读影响列出页码/模块/位号、可见证据及具体重排建议，说明概览和放大检查的范围。将“视觉已连通”“标签跳转”“图像不足以确认”区分清楚；电气疑点另列。
- 不将“加框、竖电容、换地符号”作为整体完成的充分条件。不宣称未执行的网表等价、原生格式加载或 ERC 已通过。
- 仍有可见遮挡、漂移或未检查的图面时，标明位置与未完成范围，继续修正可处理部分；不能将有缺陷的预览宣称为排版验收完成。
## 标准与资料

需要查核符号、信号命名或技术文件表达依据时，读取 [原理图标准与资料索引](references/standards-and-sources.md)。该索引说明各来源的适用范围；这些标准不规定通用的模块尺寸、字体、间距或唯一布局模板，也不能替代目标 EDA 的连接检查、网表比较、器件资料或项目规范。