pcb-design-guidelines git:20261021.841e1edA

Immutable. This exact content never changes and is served at /api/v1/blob/b591b4fbec2ddfed.

---
name: pcb-design-guidelines
description: >-
  为各类 PCB 的规划、布局、布线指导和板图审查提供通用、约束驱动的工程规范。用户要求优化或审查 PCB 分区、器件摆放、关键回路、回流路径、层叠、阻抗、载流、热、隔离、装配、测试或可制造性时使用；支持 KiCad、Altium、EasyEDA 及基于图片、坐标、约束表或 CAD 导出的设计审查。不替代原理图可读性规范、器件数据手册、产品法规、板厂 DFM 或实际 DRC。
---

# PCB Design Guidelines

通过真实的电流、信号回流、机械边界和制造约束组织 PCB。布局目标是让关键物理关系可追踪、风险可验证，而不是让所有器件形成整齐阵列或套用一个项目的尺寸。

## 适用边界

- 用于 PCB 规划、分区、器件布局、布线优先级、叠层/参考平面、阻抗、热、隔离、装配、测试和 DFM 审查。
- 输入可以是原理图/网表、封装与机械约束、层叠表、约束表、CAD 导出、渲染图或截图。优先使用可查询的原生数据；只有图片时只报告可见证据。
- 以用户确认的连接、封装、极性、机械边界和器件资料为基线。不得因为外观、对称或短线而换引脚、改网络、改变极性、删除器件或跨越隔离边界。
- 不进行未经要求的选型、热/载流/阻抗计算或法规判定。缺少决定性输入时列出假设和待确认项，并把建议数值标成条件化结果。
- 原理图 skill 解决图纸表达；本 skill 解决板级物理实现。原理图上的邻近关系不等于 PCB 上满足去耦距离、回流、热或安规间距。

## 1. 先收集约束，再决定优先级

在移动器件或画线前整理一个约束表，至少检查：

| 约束组 | 需要确认的内容 |
| --- | --- |
| 机械 | 板框、安装孔、禁布区、外壳、连接器配接方向、高度和散热器 |
| 工艺 | 层数、材料、铜厚、最小线宽/间距、孔径、阻焊、表面处理、板厂能力、拼板和装配工艺 |
| 电气 | 关键网络、工作电流、额定/瞬态电压、阻抗、时序、噪声敏感度、隔离等级和参考平面 |
| 热与可靠性 | 热源、环境、允许温升、散热路径、寿命、污染、爬电/电气间隙和产品标准 |
| 组装与测试 | 贴装方向、可视性、返修、测试点、探针方向、调试接口、DNP/选件和序列化需求 |
| 工具与交付 | CAD 工具/版本、规则文件、原理图网表、封装来源、Gerber/ODB++/IPC-2581 需求 |

优先级按影响而不是视觉整齐度排序：固定机械约束和隔离边界 → 高 di/dt 功率回路与其回流 → 连接器和关键接口 → 时钟/高速与敏感模拟 → 一般信号与低风险支路 → 文字、阵列和装饰。若用户给定的优先级不同，记录原因并服从明确约束。

## 2. 分区和器件布局

- 按能量转换、数字控制、模拟采集、接口/保护、隔离侧和测试维护等真实职责分区。分区是电气和机械边界的表达，不等于强制画成相同大小的矩形。
- 先放板框、安装孔、固定件、连接器和必须靠近外部接口的器件，再放每个功能单元中的关键器件，最后放一般无源件。保留配接方向和维修可达性。
- 功率级按实际能量路径摆放输入旁路、开关器件、储能/续流器件和输出滤波；缩小高 di/dt 回路的闭合面积。不要只按参考标号、封装种类或自动排列。
- 去耦电容靠近对应供电脚和连续的回流过孔/平面，先确认电源单元归属；共享电源不能掩盖局部去耦缺失。高频旁路、储能和 bulk 电容按其作用和电流路径分层处理。
- 模拟前端和高阻节点远离开关节点、时钟、快速边沿和大电流回路；让传感器、连接器、保护件和放大/转换器保持真实信号顺序。不要用“模拟区”标签代替回流路径设计。
- 重复通道可以规则阵列，但重复的是完整功能单元、方向、测试与去耦归属；不同供电域、特殊通道和边界条件要显式保留。
- 预留布线通道、铜皮扩展、热扩散和测试探针空间。避免为了填满板面而把低优先级器件塞入关键回路或禁布区。

## 3. 关键电流路径与回流

- 先追踪实际电流闭环，再选择层和线。对开关电源，分别识别输入电容—高侧开关—低侧续流器件—功率地构成的换流回路、开关节点—储能器件—输出电容/负载构成的能量传输路径，以及控制/反馈参考回路；不要把这些回路合并成一个几何环。对驱动器、马达、继电器和大电流接口同样追踪开通与关断路径。
- 高 di/dt 导线应短、宽、连续，正向路径与回流路径相互靠近；不要把回流强迫绕过分割平面、过多过孔或无关区域。具体宽度和过孔数量由电流、铜厚、层叠、温升和板厂能力决定。
- 参考平面保持连续。高速或敏感信号跨越参考平面切换、分割、孔洞或连接器边界时，说明回流如何转移，并在需要处提供合法的过渡与回流结构；不能只看信号线长度。
- 差分对保持规定的耦合、长度、阻抗和参考关系；不要为视觉平行而改变已确认的极性、交换成员或制造不必要的蛇形。
- 保护器件靠近受保护接口和实际回流入口；ESD/浪涌电流路径不应穿过敏感核心。隔离电源/信号两侧保持边界，不通过铜皮、过孔或安装件偷偷跨接。
- 地平面、机壳地、模拟地、功率地是否分割或单点连接取决于真实电路、回流和产品约束。不要把“整面铺地”或“必须分地”当成普遍答案。

## 4. 层叠、阻抗与布线顺序

1. 根据接口速率、阻抗、回流、层数、铜厚、材料和板厂能力制定叠层候选；记录介质厚度、参考层、铜厚和阻抗目标的来源。
2. 为关键网络指定允许层、参考平面、线宽/间距、过孔结构、长度/偏差、差分耦合和拓扑。阻抗目标不能脱离实际叠层和制造公差。
3. 先布高 di/dt 电源回路、时钟/高速差分、敏感模拟和关键控制，再布一般信号和低速网络。每个优先级都要保留可连续的回流路径。
4. 需要换层时，让回流有可用的相邻过渡；过孔、反焊盘、平面开口和连接器区域按实际结构检查。避免把“少过孔”作为脱离回流的独立目标。
5. 铺铜前确认网络、热连接、隔离、平面分割和未连接铜处理。铺铜不是修复错误回流的遮罩；在最终层叠和规则下重新检查孤岛、窄颈和热路径。

## 5. 热、载流、隔离与可靠性

- 识别器件损耗、热源耦合、铜箔扩散、过孔阵列、散热焊盘、外壳/散热器和气流的完整路径。没有功耗、环境或材料数据时，不给出看似精确的温升结论。
- 载流能力根据导体截面、内/外层、铜厚、环境和允许温升计算或查适用数据；不要把某个“10 mil 可承载 X A”的经验推广到所有板。
- 爬电距离、电气间隙、槽孔、阻焊和隔离带按适用产品标准、工作电压、污染等级、海拔、材料组别和板厂能力确定。未确认这些输入时只标出需要核实的边界。
- 高压、隔离、机壳和接地连接考虑装配公差、螺钉/屏蔽件、测试夹具、污染和返修；机械开口不能只在 CAD 顶视图上看起来分开。
- 热焊盘、过孔和铜皮同时满足焊接、回流、散热和可返修要求；不要为了热扩散堵住焊膏开窗或让器件无法贴装。

## 6. 可制造性、装配与测试

- 逐项核对板厂最小线宽/间距、孔径/环宽、阻焊桥、铜到板边、槽孔、盲埋孔、表面处理、阻抗公差、拼板和检测能力；规则文件要与真实供应商能力一致。
- 封装焊盘以器件厂商机械图、选定 IPC land-pattern 方法和实际库验证为准。检查极性标记、Pin 1、焊盘编号、热焊盘、阻焊开窗和装配方向。
- 保留贴装、返修、探针和视觉检查空间；测试点要连到真正需要测量的网络并可从允许的面接触。不要为了“每网一个测试点”牺牲隔离或高速回流。
- DNP、互斥选件、跳线默认状态、可替代料和序列化信息应能从装配数据追到 PCB 对象；不要仅靠颜色或丝印表达关键安全信息。
- 输出前检查原理图—PCB 网表/连接、封装映射、未连接项、规则例外、丝印重叠、板框、钻孔、铜皮和制造文件。只有实际运行并查看工具输出，才可报告 DRC/DFM 通过。

## 7. 审查交付格式

先给结论范围，再按优先级列出：

1. **证据**：页码/坐标/网络/层/对象和能看见的具体关系。
2. **风险**：电流回路、回流、串扰、热、隔离、装配或制造后果。
3. **建议**：最小且可操作的摆放、层、线、过孔或规则调整。
4. **依赖**：必须从数据手册、叠层、板厂、产品标准或用户确认得到的输入。
5. **已执行检查**：实际打开的文件、运行的规则/计算和结果；未执行的检查列为建议，不写成通过。

修图或生成 CAD/SVG 时，保留用户的连接、封装和机械对象；同时检查文字、丝印、标记、板框和图形之间的遮挡、裁切与归属。视觉整齐是可读性指标，不是电气或制造证明。

## 8. 常见错误

- 先按器件类别排成矩阵，再试图用长线补救功率和信号路径。
- 只优化信号线长度，不检查高速信号的参考平面和返回路径。
- 把“整面地”“星形地”“全部分地”“尽量少过孔”作为无条件规则。
- 直接复制厂商评估板坐标，却没有核对不同封装、层叠、散热、接口和机械边界。
- 把原理图标签、铺铜颜色或丝印文字当作真实网络、隔离或 DRC 证据。
- 未确认板厂能力就给出固定线宽、间距、孔径、阻抗或爬电数值。

## 参考资料

需要核对标准范围、版本或具体应用时，读取标准与资料索引（references/standards-and-sources.md）。